blob: 7386124f8b7a48bd81eb723c4ae474be9263ba55 [file] [log] [blame]
rjw6c1fd8f2022-11-30 14:33:01 +08001
2
3#ifndef __DCL_PMU6276_HW_H_STRUCT__
4#define __DCL_PMU6276_HW_H_STRUCT__
5
6#if defined(PMIC_6276_REG_API)
7
8
9#define PMU_BASE MIX_PMU_base
10#define PMU_END (PMU_BASE+0x1000)
11
12///////////////////////////////////////////////////////////////////////////////
13// LDO group
14#define VA12_CON0 (PMU_BASE+0x0620)
15#define VRTC_CON0 (PMU_BASE+0x0628)
16#define VMIC_CON0 (PMU_BASE+0x0630)
17#define VAUDN_CON0 (PMU_BASE+0x0640)
18#define VAUDP_CON0 (PMU_BASE+0x0650)
19#define VRF_CON0 (PMU_BASE+0x0700)
20#define VTCXO_CON0 (PMU_BASE+0x0710)
21#define VA25_CON0 (PMU_BASE+0x0720)
22#define VCAMA_CON0 (PMU_BASE+0x0730)
23#define VCAMD_CON0 (PMU_BASE+0x0740)
24#define VIO_CON0 (PMU_BASE+0x0750)
25#define VUSB_CON0 (PMU_BASE+0x0760)
26#define VBT_CON0 (PMU_BASE+0x0770)
27#define VSIM_CON0 (PMU_BASE+0x0780)
28#define VSIM2_CON0 (PMU_BASE+0x0790)
29#define VIBR_CON0 (PMU_BASE+0x07b0)
30#define VMC_CON0 (PMU_BASE+0x07c0)
31#define VCAMA2_CON0 (PMU_BASE+0x07d0)
32#define VCAMD2_CON0 (PMU_BASE+0x07e0)
33#define VFM_CON0 (PMU_BASE+0x07f0)
34#define VM12_CON0 (PMU_BASE+0x0800)
35
36//BUCK group
37#define VCORE_CON0 (PMU_BASE+0x0900)
38#define VIO18_CON0 (PMU_BASE+0x0920)
39#define VPROC_CON0 (PMU_BASE+0x0940)
40#define VRF18_CON0 (PMU_BASE+0x0960)
41#define VPA_CON0 (PMU_BASE+0x0b00)
42
43//KPLED
44#define KPLED_CON0 (PMU_BASE+0x0c80)
45
46//CHR
47#define CHR_CON0 (PMU_BASE+0x0a00)
48
49#define PMUA_CON0 (PMU_BASE+0x0680)
50#define OC_CON0 (PMU_BASE+0x0e00)
51#define LPOSC_CON0 (PMU_BASE+0x0100)
52#define STRUP_CON0 (PMU_BASE+0x0200)
53
54
55#endif //#if defined(PMIC_6276_REG_API)
56
57#endif //#ifndef __DCL_PMU6276_HW_H_STRUCT__
58